【深铭易购】资讯：4月24日，台积电在美国加州圣克拉拉举办的北美技术论坛上，展示了其最新的制程技术、先进封装技术以及三维集成电路（3D IC）技术。这些领先的半导体技术将推动下一代人工智能创新。

在此次北美技术论坛上，台积电首次公开了其A16（1.6nm）技术。该技术结合了领先的纳米片晶体管和创新的背面供电解决方案，大幅提升了逻辑密度和性能，并计划于2026年量产。台积电还推出了系统级晶圆（TSMC-SoW™）技术，这一创新解决方案为超大规模数据中心未来对人工智能的需求提供了革命性的晶圆级性能优势。

· 台积电A16技术

A16技术结合了台积电的超级电轨（Super PowerRail）架构和纳米片晶体管，预计于2026年量产。超级电轨技术将供电网络移至晶圆背面，为晶圆正面释放出更多信号网络的布局空间，从而提升逻辑密度和性能，使A16适用于高性能计算（HPC）产品。

台积电表示，相较于N2P制程，A16技术在相同Vdd（工作电压）下，速度提升8-10%，在相同速度下，功耗降低15-20%，芯片密度提升高达1.10倍，满足数据中心产品的需求。

· NanoFlex技术

台积电即将推出的N2技术将搭配TSMC NanoFlex技术，展现出台积电在设计技术协同优化方面的全新突破。

TSMC NanoFlex技术为芯片设计人员提供了灵活的N2标准元件。这些元件高度较低，能够节省面积并提高功耗效率；而高度较高的元件则可最大化性能。设计人员可以在相同的设计内块中优化高低元件组合，从而在应用的功耗、性能和面积之间取得最佳平衡。

· N4C技术

台积电还宣布推出先进的N4C技术，以满足更广泛的应用需求。N4C延续了N4P技术，晶粒成本降低高达8.5%，且采用门槛低，预计于2025年量产。

N4C提供了具有成本效益的基础硅智财和设计法则，与广泛应用的N4P技术完全兼容。客户可以轻松迁移到N4C，减少晶粒尺寸，提高良率，为强调价值为主的产品提供具有成本效益的选择，以升级到台积电下一个先进技术。

· CoWoS、系统整合芯片以及系统级晶圆（TSMC-SoW）

此外，台积电推出了系统级晶圆（TSMC-SoW）技术。这一创新解决方案为超大规模数据中心未来对人工智能的需求提供了革命性的晶圆级性能优势。

同时，台积电的系统整合芯片（SoIC）已成为3D芯片堆叠的领先解决方案。客户越来越倾向于将CoWoS与SoIC和其他元件结合，以实现最终的系统级封装（System in Package，SiP）整合。

台积电已经量产的首款SoW产品采用逻辑芯片为主的整合型扇出（InFO）技术，而采用CoWoS技术的芯片堆叠版本预计于2027年准备就绪。该技术能够整合SoIC、HBM和其他元件，打造出一个强大且运算能力媲美数据中心服务器机架的晶圆级系统。

· 硅光子整合

台积电正在研发紧凑型通用光子引擎（COUPE™）技术，以支持人工智能热潮带来的数据传输爆炸性增长。COUPE使用SoIC-X芯片堆叠技术，将电子裸晶堆叠在光子裸晶之上。相比传统的堆叠方式，该技术提供最低的裸晶对裸晶界面电阻和更高的能源效率。台积电计划在2025年完成支持小型插拔式连接器的COUPE验证，并于2026年整合CoWoS封装，成为共同封装光学元件（Co-Packaged Optics，CPO），将光连接直接引入封装中。