【深铭易购】资讯：随着存储产业不断向10纳米以下先进制程迈进，DRAM微缩技术的研发难度持续攀升。根据韩媒The Elec报道，三星电子已于今年3月基于10a DRAM工艺完成晶圆试生产，并在器件特性测试中确认芯片能够正常运行。

报道称，这一进展标志着业界首次实现4F方形单元结构与垂直沟道晶体管（VCT）技术的落地应用。按照三星的技术路线规划，10a DRAM将在2026年完成整体研发，2027年进入品质验证阶段，并预计于2028年正式实现量产。

在后续技术演进方面，三星计划将4F方形单元与VCT工艺延续至10a、10b和10c三代产品；而从10d节点开始，将全面转向3D DRAM架构。

目前，10纳米级DRAM制程普遍采用1x、1y、1z、1a、1b、1c、1d等命名体系。其中，10a被视为1d之后的下一代工艺节点，也是首个进入10纳米以下范围的制程，业内估算其实际电路线宽约为9.5至9.7纳米。

在结构设计方面，现有商用DRAM多采用6F方形单元结构（F为最小光刻特征尺寸）。相比之下，新一代4F方形单元采用2F×2F布局，显著提升空间利用率，在相同芯片面积下可将存储单元密度提高约30%至50%，成为推动DRAM物理微缩的关键技术路径。

4F结构的实现依赖于VCT技术，即将存储电容直接堆叠在晶体管之上，从而进一步压缩单元尺寸。同时，传统位于存储阵列外围的电路将单独在另一片晶圆上制造，并通过晶圆混合键合技术，与单元晶圆整合，形成“单元下外围电路”（PUC）架构。

在材料层面，技术迭代面临新的挑战。三星已将晶体管沟道材料由传统硅替换为铟镓锌氧化物（IGZO），以降低漏电流并提升数据保持能力；而字线材料仍在评估之中。此前，三星曾考虑采用电阻率更低且无需阻挡层的钼材料替代氮化钛，但由于钼在加工过程中存在腐蚀性强、工艺控制难度高等问题，需要对气体输送系统及制程设备进行大幅改造，从而提高了量产实施的难度。

除三星之外，其他存储厂商也在推进相关技术研发。据悉，SK海力士暂未跟进10a节点，计划在10b制程阶段再导入4F与VCT架构。

不过，由于4F方形单元与垂直栅极结构对外围电路晶圆提出了逻辑工艺制造的要求，而SK海力士尚未建立自有12英寸逻辑产线，目前正评估两种路径：一是自建产能，二是委托外部晶圆代工厂生产。但在当前代工产能紧张的背景下，依赖外部合作的可行性仍面临一定限制。