【深铭易购】资讯：据韩国媒体Thelec报道，三星电子第七代高带宽存储器（HBM4E）基底芯片（base die）已完成前段设计，目前正式进入后段实体设计阶段，距离投片制造又向前迈进一步。

所谓后段设计，是指在芯片RTL（寄存器传输层）逻辑设计完成后，对实体电路进行布局与布线的关键阶段。完成后，设计数据将交由晶圆代工厂进行投片准备，进入实际制造流程。据此前消息，HBM4E预计将采用三星自研2nm制程进行生产。

HBM基底芯片位于模块底层，负责管理上层堆叠DRAM的数据读写、错误修正及信号稳定性，是决定HBM性能与可靠性的核心部件。随着AI与数据中心需求不断增长，基底芯片已不再是单纯的控制器，而需要整合更多逻辑功能，以适配不同客户的系统架构。因此，自HBM4E起，三星和SK海力士均计划采用基于逻辑制程的基底芯片，为客户提供定制化解决方案。

报道称，三星近期已重新制定HBM产品开发蓝图，要求供应链伙伴在3月前提交供应规划。新蓝图涵盖HBM4、HBM4E及HBM5的开发和量产进度，显示三星正加速HBM商用化，同时提高定制化比例。

消息人士指出，HBM4之前仍属通用型产品，但自HBM4E与HBM5起，产品设计将高度依赖客户需求，基底芯片的逻辑设计与代工厂协同开发，将成为关键竞争力之一。

目前，三星正同步优化HBM4E基底芯片的EDA工具环境。参与I/O设计的副总裁Daihyun Lim为内存接口电路设计专家，于2023年加入三星，曾任职于IBM与GlobalFoundries。

据了解，定制化HBM4E基底芯片由HBM4原班1c DRAM团队主导，后续还将承担HBM5基底芯片设计工作。自HBM4起，三星采取双轨研发模式，同时推进标准型和定制化HBM研发。定制化团队主要服务谷歌、Meta及英伟达等大型AI客户，并近期扩充团队。按照规划，HBM4E预计2027年推出，HBM5计划于2029年量产。