12 月 11 日讯，世界上首个具有自对准栅极的叠层垂直纳米环栅晶体管由微电子所先导中心朱慧珑研究员及其课题组提出并实现，研究成果已经发表在《IEEE Electron Device Letters》上，获得多项中、美发明专利授权。

据介绍，朱慧珑课题组系统地研发了一种原子层选择性刻蚀锗硅的方法，结合多层外延生长技术将此方法用于锗硅 / 硅超晶格叠层的选择性刻蚀，从而精确地控制纳米晶体管沟道尺寸和有效栅长；首次研发出了垂直纳米环栅晶体管的自对准高 k 金属栅后栅工艺；其集成工艺与主流先进 CMOS 制程兼容。课题组最终制造出了栅长 60 纳米，纳米片厚度 20 纳米的 p 型 VSAFET。原型器件的 SS、DIBL 和电流开关比（Ion/Ioff）分别为 86mV/dec、40mV 和 1.8x105。

据悉，垂直纳米环栅晶体管是集成电路 2 纳米及以下技术代的主要候选器件，但其在提高器件性能和可制造性等方面面临着众多挑战。

在 2018 年底举办的国际集成电路会议 IEDM 上，来自 IMEC 的 Ryckaert 博士将垂直纳米器件的栅极长度及沟道与栅极相对位置的控制列为关键挑战之一。

目前全球最先进的半导体工艺已经进入 7nm，下一步还要进入 5nm、3nm 节点，制造难度越来越大，其中晶体管结构的限制至关重要，未来的工艺需要新型晶体管。中科院的这项研究成果意义很大，这种新型垂直纳米环栅晶体管被视为 2nm 及以下工艺的主要技术候选。

值得注意的是，该项目部分已经得到中国科学院集成电路创新研究院项目的资助。