三星2025年量产2nm芯片:背面供电技术尺寸缩小17%
发布者:深铭易购 发布时间:2024-08-28 浏览量:--
【深铭易购】资讯:近日有消息称,三星代工厂预计将于明年开始使用其首代2nm工艺节点生产芯片,这一节点将使EUV层的数量增加30%至26层。
ASML是全球唯一能够生产极紫外(EUV)光刻机的荷兰企业。EUV技术通过极细的光束将电路图案刻蚀到硅片上,从而帮助在芯片内布置元件。智能手机中的处理器通常需要多层EUV图案。
目前,三星代工厂在3nm工艺中使用了20层EUV光刻层,而在2nm工艺中,EUV层数将增加至26层。这些额外的EUV层将使芯片能够容纳更多的晶体管,从而提高SoC的处理能力,同时降低能耗。预计三星的2nm芯片将比当前一代芯片尺寸缩小17%,功能提升18%,效率提高15%。
除了增加EUV层数,三星代工厂还将在2nm工艺中采用背面供电技术(BSPDN)。该技术通过将电源线移至芯片背面,进一步缩小芯片尺寸17%。这样做不仅减少了电压降,还能扩大线路的空间。类似技术也被英特尔用于其PowerVia功能,以提升芯片的性能和效率。
展望2027年,三星代工厂计划开始使用1.4nm节点进行生产,届时EUV层的数量预计将增至30层以上,晶体管数量也将显著增加,使应用处理器更强大、更节能。目前,三星代工厂的主要竞争对手台积电在其3nm(N3x)工艺中使用了多达25层EUV。
三星代工厂自2018年开始采用EUV光刻技术,从10nm工艺转向7nm。在EUV光刻技术出现之前,行业主要使用深紫外(DUV)光刻技术。此外,三星还在DRAM生产中使用EUV,其第六代10nm DRAM芯片采用了7层EUV。另一家DRAM制造商SK海力士则使用了5层EUV。
与三星代工厂一样,台积电预计将在明年开始生产2nm芯片,其1.4nm节点也有望在2027至2028年投入生产。
注:图文源自网络,如有侵权问题请联系删除。