【深铭易购】资讯：全球最大的存储芯片制造商三星电子计划在2026年前推出400层V-NAND闪存芯片，旨在在人工智能（AI）热潮中引领快速增长的存储设备市场。

根据三星的存储芯片发展规划，负责半导体业务的设备解决方案部门（DS）计划在2026年之前实现至少400层单元的垂直堆叠，以最大限度地提升存储容量和性能。目前，三星已开始批量生产286层的大容量V9 NAND闪存芯片。传统的NAND芯片中，存储单元通常堆叠在外围设备的顶部，这些外围设备相当于芯片的大脑，但堆叠300层或更多的存储单元时，容易损坏外围设备。

在尖端的V10 NAND中，三星计划采用创新的键合技术，分别在不同的晶圆上创建存储单元和外围设备，之后进行键合。这种方法将实现“超高”NAND堆叠，具备大容量和优异的散热性能，非常适合用于AI数据中心的超大容量固态硬盘（SSD）。三星称这一芯片为键合垂直NAND闪存（BV NAND），是“AI的理想NAND”。

早在2013年，三星就在业内首创了垂直堆叠存储单元，开创了V NAND芯片的时代，实现了容量的极大提升。根据三星的说法，其BV NAND可将单位面积的比特密度提高1.6倍。三星计划在2027年推出V11 NAND，将数据输入和输出速度提高50%，以进一步推动堆叠技术的发展。

此外，三星还计划推出SSD订购服务，主要面向希望管理高成本AI半导体投资的科技公司。市场追踪机构TrendForce的数据表明，截至第二季度，三星在NAND领域已占据主导地位，控制全球36.9%的市场份额。三星高管表示，公司的目标是在2030年前开发出超过1000层的NAND芯片，以提升密度和存储能力。

在DRAM领域，三星计划最早于2024年底推出第六代10nm DRAM（或称1c DRAM）和第七代10nm DRAM（或称1d DRAM），用于HBM4等先进的AI芯片。根据三星的内存规划，预计在2027年推出10nm以下的DRAM，即0a DRAM，采用垂直沟道晶体管（VCT）三维结构，以提高性能和稳定性。

三星表示，通过垂直堆叠单元，VCT DRAM可以减少单元间的干扰，提升存储容量。同时，该公司还计划加快开发HBM以外的AI专用存储产品，如低功耗内存处理（LP-PIM）。三星副董事长、DS部门主管Jun Young-hyun强调，为推动公司发展，将进行大刀阔斧的改革。

尽管三星在DRAM市场中处于领先地位，但在HBM市场上仍在努力追赶竞争对手SK海力士，后者是全球第二大存储制造商，也是英伟达高端HBM芯片的主要供应商。市场研究公司Gartner预计，到2026年，全球存储市场将从2024年的920亿美元增长到2270亿美元。三星预计，2024年至2029年期间，服务器DRAM和企业级SSD（eSSD）市场的年增长率将分别达到27%和35%。