【深铭易购】资讯：4月17日，国际半导体行业权威标准制定机构JEDEC正式发布了下一代高带宽内存标准——HBM4（High Bandwidth Memory 4）。这一新标准在带宽、通道数量、电源效率、容量和可靠性等多个关键方面实现重大飞跃，为生成式人工智能、高性能计算（HPC）、高端显卡及服务器等领域带来革命性技术支持。

与前代HBM3一样，HBM4继续采用垂直堆叠的DRAM芯片架构，这是HBM系列的技术核心。然而，HBM4在架构设计和性能表现上实现全面升级。其支持2048位宽总线接口，数据传输速率高达8Gbps，总带宽最高可达2TB/s，显著提升数据吞吐能力。

在通道结构方面，HBM4的每个堆栈通道数量从HBM3的16个翻倍至32个，并在每个通道内加入两个伪通道（pseudo channels），极大增强了访问的灵活性和内存并行处理能力。这种设计优化特别适用于AI和HPC等对内存访问性能要求极高的场景。

HBM4在电源效率方面也进行了关键优化。新标准支持多种供应电压配置，包括VDDQ（0.7V、0.75V、0.8V或0.9V）与VDDC（1.0V或1.05V），大幅降低功耗，提高能源使用效率。HBM4还具备良好的向后兼容性，可与现有HBM3控制器无缝集成，允许同一控制器同时兼容HBM3与HBM4堆栈，为产品升级与部署提供极大便利。

为进一步增强系统稳定性与数据安全，HBM4引入了定向刷新管理（Directed Refresh Management，简称DRFM）机制，可有效缓解“行击穿”（Row Hammer）等存储器攻击，并全面提升可靠性、可用性与可维护性（RAS），适用于对系统稳定性有极高要求的应用环境。

在容量拓展方面，HBM4支持4层、8层、12层及16层DRAM堆栈配置，并提供24Gb与32Gb两种芯片容量选项。使用32Gb的16层堆栈时，单个堆栈容量最高可达64GB，为AI训练、大规模图形渲染和科学计算等高内存需求应用提供强大支持。

HBM4还在总线架构方面进行了重大调整，首次实现命令总线与数据总线的分离设计。这一变化旨在提升并发能力、减少延迟，进而增强多通道操作性能，特别适用于并行处理任务频繁的AI与HPC工作负载。此外，HBM4采用全新物理接口和信号完整性增强技术，为更高数据速率和通道效率提供坚实保障。

HBM4标准的制定得到了多家全球半导体龙头企业的积极参与，包括三星、美光和SK海力士。三星已表示将于2025年启动HBM4量产，以满足AI芯片制造商与超大规模云服务提供商对高带宽内存日益增长的需求。

随着AI模型规模不断扩大及HPC应用日趋复杂，对高性能内存的需求呈爆发式增长。HBM4的发布为未来高密度、低功耗、高带宽存储解决方案提供了清晰路径，也标志着下一代内存技术迈入全新阶段，将为数据中心、智能计算平台和边缘AI设备带来更强算力支撑。