【深铭易购】资讯：近日，中国科学院计算技术研究所的科学家们推出了一款先进的、基于RISC-V架构的256核多芯片，并计划将该设计扩展到1,600核，以打造一整个晶圆大小的芯片，作为一个强大的计算设备。

根据The Next Platform的报道，中国科学院计算技术研究所的科学家们在《基础研究》杂志最近发表的一篇文章中详细介绍了这款先进的256核多芯片计算复合体，名为“浙江大芯片”。

这款芯片设计由16个小芯片组成，每个小芯片包含16个RISC-V内核，并通过片上网络以传统的对称多处理器（SMP）方式相互连接，使得小芯片能够共享内存。每个小芯片都具备多个芯片到芯片接口，可以通过2.5D中介层连接到相邻的小芯片，研究人员表示，这一设计可扩展到100个小芯片，或者1,600个内核。

报道称，“浙江大芯片”采用Chiplet架构设计，采用22纳米级工艺技术制造。目前尚不确定在22纳米生产节点上制造的1,600个核心组件将消耗多少功耗，但由于延迟的减少，这将极大地优化其功耗和性能。

论文详细讨论了光刻和Chiplet技术的局限性，并探讨了这种新架构满足未来计算需求的潜力。研究人员指出，多芯片设计可用于构建百亿亿次超级计算机的处理器，目前AMD和英特尔也在进行相关工作。

研究人员写道：“对于当前和未来的百亿亿次计算，我们预测分层Chiplet架构将是一种强大而灵活的解决方案。该架构设计具有多个内核和分层互连的小芯片。在Chiplet内部，内核通过超低延迟互连进行通信，而小芯片之间则通过受益于先进封装技术的低延迟互连，从而最大程度地减少了这种高度可扩展系统中小芯片的延迟和NUMA效应。”

与此同时，研究人员建议对这类组件使用多级内存层次结构，这可能会给这类设备的编程带来一些挑战。

“内存层次结构包含核心内存（缓存）、芯片内内存和芯片外内存。这三个级别的内存在带宽、延迟、功耗和成本方面有所不同。在分层Chiplet架构的概述中，多个核心通过交叉交换机连接并共享缓存。这形成了pod结构，并且pod通过Chiplet内网络互连，多个pod组成一个Chiplet，Chiplet通过Chiplet间网络互连，然后连接到片外存储器。需要仔细设计才能充分利用这种层次结构，以合理利用内存带宽来平衡不同计算层次的工作量，从而可以显著提高Chiplet系统的效率。正确设计通信网络资源可以保证Chiplet协同执行共享内存任务。”

大芯片设计还可以利用光电计算、近内存计算和3D堆栈内存等技术。然而，论文没有提供这些技术实施的具体细节，也没有解决它们在设计和构建这类复杂系统时可能带来的挑战。